HomeShare
Magazine

Op weg naar de ultieme technologie en systemen

Scroll

50 jaar lang heeft de industrie chiptechnologie geschaald volgens de wet van Moore, met doelstellingen die de kost, de oppervlakte, het energieverbruik, en de prestatie van chips min of meer tegelijk verbeterden. De systemen die met die chips gebouwd werden, volgden die evolutie. Nieuwe upgrades, sneller en met meer mogelijkheden, kwamen op de markt telkens wanneer de nieuwe chips beschikbaar waren.

Maar de laatste jaren heeft de explosieve groei van gegevens geleid tot zoʼn grote vraag naar bijkomende rekenkracht dat de traditionele transistorschaling niet meer kan volgen. Daarenboven is het Internet of Things aan het uitgroeien tot een echt systeem van systemen, met een vraag naar zeer gespecialiseerde functionaliteit voor bv. laagvermogen sensoren, betrouwbare beveiliging, of supercomputing.

In de volgende visie vertellen imecs An Steegen, Diederik Verkest en Ingrid Verbauwhede hoe imec en zijn partners werken aan de chips en systemen voor die nieuwe realiteit.

An Steegen heeft het over de goed gevulde pijplijn van nieuwe materialen, transistorarchitecturen, en geavanceerde technieken voor een reeks nieuwe technologieën. En Diederik Verkest en Ingrid Verbauwhede bekijken hogere systeemfuncties om te zien hoe we tot een optimale technologie kunnen komen om die zo efficiënt mogelijk te implementeren.

 

 

Technologieën voor de verdere schaalverkleining van chips

Door de explosieve toename van het dataverkeer hebben we alsmaar krachtigere chips en meer geheugencapaciteit nodig. De Wet van Moore blijft noodzakelijk, maar daarnaast hebben we ook innovaties nodig die helpen om het vermogen, de performantie, de oppervlakte en de kost van chips en transistors te optimaliseren. An Steegen onthult enkele geheimen van de halfgeleidertechnologie – een koffer vol met materialen, transistorarchitecturen en nieuwe technieken die de verdere schaalverkleining van chips zullen mogelijk maken.

Het einde van de ‘happy scalingʼ?

Door de explosieve groei van het dataverkeer, aangewakkerd door het Internet of Things, sociale media en server-toepassingen, zullen we geavanceerde halfgeleidertechnologieën blijven nodig hebben. Hierbij zijn het de servers, de mobiele toestellen, de toestellen voor IoT-toepassingen... die de voorwaarden stellen op gebied van rekenkracht en geheugen. An Steegen: “Tegelijkertijd creëert deze trend ook meer diversificatie. Toestelletjes voor IoTtoepassingen zullen bv. laag-vermogen signaalverwerking en ‘embeddedʼ nietvluchtige geheugentechnologieën nodig hebben. Voor mobiele en servertoepassingen zullen een verdere schaalverkleining, een continue innovatie van de transistorarchitectuur en een aangepaste geheugenhiërarchie dan weer prioritair zijn.” Maar zullen we ook de traditionele schaalverkleining van chips, die Gordon Moore meer dan 50 jaar geleden voorstelde, kunnen aanhouden? An Steegen: “We hebben lang in het ‘happy scalingʼ-tijdperk geleefd, waarbij de dimensies bij elke technologieknoop verkleinden en het aantal transistors verdubbelden, en dit voor eenzelfde kostprijs. Maar de laatste 10-12 jaar volgen we dit ‘happy scalingʼ-traject niet langer. Het aantal transistors verdubbelt nog wel, maar de traditionele kostenreductie gaat niet langer op. We hebben eerder donkere dagen van ‘dark siliconʼ meegemaakt, maar gelukkig zijn we hier steeds uitgeraakt. De technologie-box zal ons opnieuw nieuwe mogelijkheden geven om voor iedere technologieknoop het vermogen, de performantie en de oppervlakte van de transistor te optimaliseren.”

De technologie-box voor schaalverkleining

Extreem ultraviolet lithografie (EUVL) wordt beschouwd als één van de belangrijkste middelen om transistors kleiner te maken en de Wet van Moore verder te zetten. An Steegen: “Idealiter hebben we deze techniek al bij de 10nm knoop nodig waar we de enkelvoudige belichtingen zullen beginnen vervangen door meervoudige belichtingen. Meer realistisch zal EUVL hopelijk op tijd zijn om de kosten voor de 7nm technologieknoop te verlagen. Bij imec toonden we al aan dat we met EUVL de 7nm dimensies voor logische chips met één enkele belichting kunnen printen.” Er blijven evenwel nog uitdagingen, bv. op het gebied van de zogenaamde line-edge roughness. An Steegen: “Tegelijkertijd zetten we ook schalings-boosters in om de componenten van de chip kleiner te maken, zoals self-aligned gate contact of buried power rail. Met deze trucs kunnen we de hoogte van een standaardcel kleiner maken (van 9 naar 6 ‘tracksʼ), wat leidt tot een grotere dichtheid aan bits en een kleinere kostprijs voor de chip – een mooi voorbeeld van co-optimalisatie van ontwerp en technologie.”

Vermogen en performantie van de transistor verbeteren

De FinFET was de ‘killerʼ-technologie voor de 14 en 10nm technologienodes. Maar voor de 7-5nm ziet An Steegen enkele uitdagingen. “Bij deze technologieknopen kan de FinFET-technologie niet langer de 20% performantie-en 40% vermogen-verbetering bieden. Voor 7nm en kleiner hebben we horizontale nanodraadtransistors nodig, waarbij de poort het geleidingskanaal langs alle kanten omringt (gate-all-around of GAA). Deze transistors beloven een betere elektrostatische controle van het geleidingskanaal. In deze configuratie kunnen we de stroom optimaliseren door meerdere horizontale nanodraden verticaal te stapelen. In 2016 hebben we tijdens IEDM (de belangrijkste conferentie ter wereld op gebied van ‘electron devicesʼ) voor de eerste keer de CMOS-integratie van verticaal gestapelde GAA silicium-nanodraad MOSFETs aangetoond. Een volgende stap kunnen verticale nanodraad-transistors zijn. Hiervoor is echter een meer disruptieve procesflow nodig. Of junctie-loze GAA nanodraad-transistors, die, zoals aangetoond tijdens de VLSI-conferentie van 2016, een aantrekkelijke optie vormen voor geavanceerde logische, laagvermogen-circuits en analoog/RF-toepassingen.” Voor nog kleinere technologieknopen (vanaf de 2,5nm) zullen ook de fin-en nanodraadtransistor niet meer voldoen. An Steegen: “Vroeg of laat zullen we de ‘next switchʼ moeten vinden. Tunnel-FETs, die 3 keer meer stroom beloven, en spin-wave majority gates zijn kanshebbers.” Meerderheidspoorten gebaseerd op spin-wave-componenten met micrometer-afmetingen werden al gerapporteerd. Maar om competitief te zijn met andere CMOS-technologieën, moeten ze geschaald worden naar nanometer-afmetingen. An Steegen: “In 2016 stelde imec een methode voor om deze spin-wave-gebaseerde transistors te schalen naar nanometers. Dit opent de mogelijkheid om spin-wave majority gates te maken die een kleiner vermogen en oppervlakte beloven dan CMOS-gebaseerde logische technologie.”

Koper en alternatieve metalen in de ‘back-end-of-lineʼ

In de toekomst vormen ook de interconnects een bedreiging voor de verdere schaalverkleining van de chip. Daarom moet ook de schaalverkleining van de back-end-of-line (het gedeelte van de chip dat de transistors en andere componenten onderling verbindt) onder de loep genomen worden. “We zoeken manieren om koper verder te kunnen blijven gebruiken als interconnect, bv. door gebruik te maken van ‘linersʼ van rubidium (Ru) of cobalt (Co). Op langere termijn zullen we misschien alternatieve metalen moeten gebruiken, zoals Co voor lokale interconnects of viaʼs”, zegt An Steegen.

De geheugenhiërarchie van de toekomst

De klassieke Von Neumann-architectuur voor computers bevat naast de centrale verwerkingseenheid ook een geheugen om alle data en instructies op te slaan. Ook hier richt men zich op de schaalverkleining van geheugentechnologieën. Dat is nodig om tegemoet te komen aan de alsmaar toenemende performantie van rekenplatformen en aan de drang van de consument om alsmaar meer data op te slaan en uit te wisselen. Naast deze trend tot schaalverkleining is er ook nood aan nieuwe types geheugens. An Steegen: “STT-MRAM is een voorbeeld van zoʼn opkomend geheugenconcept. Dit type geheugen zou wel eens de eerste ‘embeddedʼ niet-vluchtige geheugentechnologie kunnen worden. Het is ook een aantrekkelijke technologie voor stand-alone-toepassingen die een hoge dichtheid aan geheugencellen vragen. Troeven van dit geheugentype zijn de niet vluchtigheid, hoge snelheid, schakeling bij laag vermogen en bijna onbeperkte lees/schrijf ‘enduranceʼ. Maar de schaalbaarheid naar hogere dichtheden was altijd al een uitdaging. Recent hebben we een erg performante loodrechte magnetische tunnel-junctie kunnen aantonen met een afmeting van slechts 8nm. Op basis hiervan stelden we ook een produceerbare oplossing voor een schaalbaar SST-MRAM array voor.” Het toekomstige geheugenlandschap vraagt ook om een nieuw type geheugen dat de kloof kan dichten tussen DRAM en solid-state-type geheugens: het opslagtype geheugen (of ‘storage class memoryʼ). Met dit geheugen zou men in een heel korte tijdspanne toegang moeten krijgen tot grote hoeveelheden data. In deze context werkt imec aan MRAM-en ‘resistiveʼ RAM-concepten.

Voorbij de klassieke schaalverkleining – naar een systeemtechnologie-co-optimalisatie...

Een uitdaging voor de traditionele Von Neumann-architectuur is om meer data te kunnen overbrengen tussen de processor en het geheugen. En hier kunnen 3D-technologieën een rol spelen. An Steegen: “Met de verdere schaalverkleining van chips komen er nieuwe mogelijkheden voor 3D-chipintegratie. Zo wordt het mogelijk om verschillende partities van een systeemop- chip (SoC) te realiseren en deze partities heterogeen te stapelen met hoge interconnect-dichtheden. Hierbij worden chips niet langer gestapeld als individuele ‘naakteʼ chips (of dies), maar als volledige wafers – via wafer bonding.” Een grotere bandbreedte voor datatransfer kan ook worden gerealiseerd door optische I/O. In deze context werkt imec verder aan de bouwblokken voor zijn fotonicaplatform, zoals fotodetectoren van germanium en optische modulators met datasnelheden van 50Gb/s per kanaal.

De Wet van Moore zal zich verderzetten, maar niet alleen via de conventionele wegen van schaalverkleining. An Steegen: “We zijn geëvolueerd van een zuivere technologie-optimalisatie (door middel van nieuwe materialen en transistorarchitecturen) naar een co-optimalisatie van ontwerp en technologie (bv. het gebruik van schalings-boosters om de celhoogte te verkleinen). En we denken al aan een volgende fase, die van systeemtechnologie-co-optimalisatie. Om nog meer rekenkracht te verkrijgen, kijken we ook verder dan het klassieke Von Neumann-model, zoals naar ‘neuromorphic computingʼ, een computerconcept gebaseerd op de werking van onze hersenen, en ‘quantum computingʼ, dat gebruikt maakt van de wetten van de kwantumfysica. Er zijn heel wat creatieve ideeën die de industrie zullen toelaten om de schaalverkleining van chips verder te zetten...”

 

An SteegenAn Steegen is imecs Executive Vice President Semiconductor Technology & Systems. In die functie leidt ze de activiteiten van de onderzoeks-hub om de volgende generatie ICT-technologieën mogelijk te maken en richting te geven aan de industriële roadmaps. Dr. Steegen speelt een belangrijke rol in de halfgeleiderO&O-wereld en wordt beschouwd als een expert en befaamd spreker op de belangrijkste conferenties en events van de halfgeleiderindustrie. An Steegen begon in 2010 bij imec te werken als senior VP, verantwoordelijk voor imecs CORE CMOS-programmaʼs rond logische en geheugen-chips, processing, lithografie, ontwerp en optische en 3D interconnects. Daarvoor was ze directeur bij IBM Semiconductor R&D in Fishkill, New York, waar ze verantwoordelijk was voor de ontwikkeling van bulk-CMOS-technologie. Tijdens haar loopbaan in IBM was Dr. Steegen ook host executive van IBMs logic International Semiconductor Development Alliance en was ze verantwoordelijk voor het opzetten van samenwerkingen op het gebied van innovatie en productie. In 2000 behaalde Dr. An Steegen een doctoraat in de Materiaalwetenschappen en Elektrotechniek aan de KU Leuven, terwijl ze onderzoek deed bij imec. Ze publiceerde meer dan 30 technische papers en is houder van verschillende patenten in het domein van halfgeleiders.

 

Technologie optimaliseren voor IoT-systemen, een verhaal van vingerafdrukken en hersenen

Het Internet of Things, of IoT, groeit snel uit tot een meerlagig systeem van systemen dat de hele aarde omspant. Maar om de voorspelde evolutie ook echt te laten plaatsvinden is er nog meer geoptimaliseerde en gespecialiseerde hardware nodig. Sensoren bv. die slechts zeer weinig energie verbruiken, computers die de privacy en beveiliging blijven garanderen, of rekenwonderen die intelligente lessen kunnen trekken uit de enorme hoeveelheden gegevens die ze binnenkrijgen. Diederik Verkest en Ingrid Verbauwhede leggen uit hoe ze die verdere optimalisatie en specialisatie van technologie zien. Ingrid heeft het onder meer over de noodzaak om hardware beter te beveiligen en Diederik vertelt hoe imec onderzoek doet naar hardware die werkt zoals onze hersenen.

De toekomst van de chip is heterogeen

“Tot voor kort richtten wij al onze inspanningen om computers efficiënter te maken op de transistor, de kleinste bouwsteen van een chip, en dat ongeacht waarvoor die achteraf moest dienen,” zegt Diederik Verkest. “Sinds kort, om de wet van Moore te kunnen blijven volgen, zijn we ook iets grotere bouwblokken gaan optimaliseren, zoal bv. geheugencellen. En nu kijken we zelfs al veel hoger in de systeemhiërarchie en bekijken we hoe we technologie kunnen optimaliseren om betaalde functies efficiënter uit te voeren. Zo komen we als vanzelf uit bij de kernfuncties van het toekomstige IoT, zoals beveiliging. En we hebben ook al gespecialiseerde processoren op het oog, bijvoorbeeld de zgn. neuromorfische processoren die rekenen zoals onze hersenen. We zien dergelijke functies evolueren naar subsystemen die specifieke problemen kunnen aanpakken waarvoor een klassieke chip niet zo geschikt is.”

Diederik vindt de recente uitbreiding van imec bijzonder boeiend: “Mijn nieuwe collegaʼs zijn experten op het gebied van slimme toepassingen zoals beveiliging, bio-informatica, big data, en zelfs slimme steden. Zij kunnen ons helpen om technologische oplossingen te vinden om de moeilijkste problemen in hun domeinen te kraken. En als applicatie-experten doen zij hun voordeel met de hardware-innovaties die wij ontwikkelen. Waar wij volgens mij op deze manier naartoe gaan, is een veel nauwere samenwerking tussen hardware en toepassingsgerichte R&D, waardoor de gecombineerde optimalisatie van systemen en technologieën veel sneller zal verlopen.”

Veilige chips met een niet na te bootsen vingerafdruk

Momenteel zitten veel voorwerpen in ons dagelijks leven al vol elektronica. Denk aan autosleutels of slimme uurwerken, aan beveiligingscameraʼs of zelfs ingeplante pacemakers. “Die evolutie maakt beveiliging veel complexer dan vroeger,” zegt Ingrid Verbauwhede. "Cryptografische algoritmes vragen traditioneel veel rekenkracht en dus worden ze vooral toegepast op high-end platformen. Maar de meeste chips van het IoT zijn klein en licht, vragen weinig stroom en hebben maar een beperkte functionaliteit. Voor de traditionele cryptografie zijn ze dus niet zo geschikt. Daarom willen wij chips maken die inherent veiliger zijn door de manier waarop ze zijn ontworpen en geproduceerd.”

Ingrid Verbauwhede en haar team ontvingen in 2016 een prestigieuze Europese ERC-onderzoeksbeurs voor hun Cathedral-project. “Voor ons betekent deze beurs tegelijk een erkenning voor wat wij al gepresteerd hebben en een aanmoediging om verder vooruitgang te boeken. Het stelt ons in staat om in alle onafhankelijkheid naar de beste oplossingen te zoeken.”

Ingrids team doet dat op allerlei manieren: “Wij willen ontwerptechnieken bedenken voor chips die van nature veiliger zijn. Chips bv. die tijdens het rekenen geen informatie lekken, wat ze beter bestand maakt tegen side-channel aanvallen. Wij kijken ook naar cryptografie met een lange levensduur, met algoritmes die een systeem tijdens zijn hele levensduur beveiligen, ook als het in de toekomst zou worden aangevallen door kwantumcomputers.”

Welke plannen koestert Ingrid Verbauwhede voor 2017? Zij verwijst meteen naar de directe toegang die haar team nu heeft tot de processen in de imec fabs: “Een van de gevolgen van de huidige schaalverkleining van chips is dat er variatie in de processen optreedt, waardoor elke chip lichtjes anders is dan alle andere. Voor de betrouwbaarheid is dat natuurlijk vervelend: de ingenieurs moeten dan extra maatregelen nemen om de rekenprocessen voorspelbaar te houden. Maar voor ons is die variabiliteit net een voordeel: elke chip heeft een unieke vingerafdruk, zonder dat er dure berekeningen aan te pas komen. Zoiets noemen wij een “physically unclonable function” of PUF, zeg maar een niet na te bootsen fysieke functie. En als je die functie combineert met de software die op de processor draait, dan krijg je een extra beveiligingslaag die perfect geschikt is voor IoT-toepassingen.”

Slimme chips met de capaciteit van ons brein

Ons brein is een wonder van efficiënte rekenkracht: het verbruikt maar een fractie van het vermogen van traditionele computers en boekt toch vergelijkbare prestaties. Ingenieurs zouden daarom graag ons brein op een chip willen nabouwen, bijvoorbeeld om te leren uit grote hoeveelheden data of om minder energie te verbruiken bij beeldherkenning.

“Maar dat kan alleen als we erin slagen om de architectuur van ons brein na te bootsen,” zegt Diederik Verkest. “Maar hoe imiteer je een ongelooflijk dicht netwerk van een enorm aantal relatief primitieve knopen (de neuronen) en hun verbindingen (de synapsen)? Meestal gebruikt men hiervoor één of andere crossbar-architectuur. Denk daarbij aan kruisende geleiders die een matrix (of kubus) vormen op een manier waarbij elke binnenkomende lijn verbonden is met alle buitengaande lijnen. Waar twee lijnen elkaar kruisen, bevindt zich een schakelaar die overeenkomt met de synapsen. Zij moeten intelligentie verlenen aan het systeem en de mogelijkheid om data vast te houden, te verwerken en te leren uit ervaring. Bijgevolg moeten ze programmeerbaar en zelfaanpassend worden gemaakt.

De inspanningen van imec op dit domein begonnen ongeveer twee jaar geleden en vallen gedeeltelijk onder het Europese Horizon 2020-project ‘NeuRAM3ʼ. In 2016 selecteerden wij een architectuur en gingen wij na welke mogelijkheden er zijn om zelfaanpassende synapsen te maken. Omdat wij ervan overtuigd zijn dat ons concept zich uitstekend leent om het probleem aan te pakken, hebben wij er ook een patent op genomen. Momenteel bouwen wij een proof-of-concept. In 2017 dan, zullen wij een eerste chip produceren en integreren in een neuromorfisch computersysteem. Dan kunnen wij vervolgens een gesimuleerde toepassing testen, met een toenemend aantal neuronen.”

Dit brein-op-een-chip bevat weliswaar geen exacte kopie van onze hersencircuits, maar de natuur leert ons dat het fysiek mogelijk is om veel efficiëntere computers te bouwen dan we nu doen. Deze nieuwe computers zullen we nodig hebben om betekenis te geven aan de enorme hoeveelheid data die het IoT zal opleveren. Maar ook bv. voor de slimme sensoren en robots van de geconnecteerde wereld. Deze kleine, duurzame apparaatjes die weinig stroom verbruiken, moeten zien stand te houden wanneer de datastromen aanzwellen, door zich voortdurend aan hun omgeving aan te passen en bij te leren zodat ze in de loop van hun leven alsmaar slimmer worden.

 

Diederik VerkestDiederik Verkest is directeur van het imec INSITE-programma. Nadat hij zijn doctoraat in de microelektronica had behaald aan de KU Leuven (België) trad Diederik in 1994 in dienst bij imec, waar hij onder andere verantwoordelijk is voor hardware/ software co-design. In 2009 startte hij het imec INSITE-programma dat focust op de co-optimalisatie van ontwerp-en procestechnologie voor sub-14nm nodes. Het programma biedt de fabless design-community inzicht in geavanceerde procestechnologieën en verschaft chipmakers en -ontwerpers een uitwisselingsplatform voor technologieën van de volgende generatie.

Diederik Verkest publiceerde meer dan 150 artikels in internationale vakbladen en presentaties op internationale conferenties. Ook het voorbije jaar was hij bij talrijke technische conferenties betrokken. Verkest is Golden Core-lid van de IEEE Computer Society.

 

Ingrid VerbauwhedeIngrid Verbauwhede is gewoon hoogleraar aan de KU Leuven (België) en lid van de imec -KU Leuven -COSIC onderzoekseenheid, waar zij de groep embedded systems en hardware leidt. Zij is ook associate professor aan het departement electrical engineering van UCLA, Los Angeles (USA).

Ingrid Verbauwhede is IEEE Fellow, lid van IACR en in 2011 verkozen tot lid van de Koninklijke Vlaamse Academie van België voor Wetenschappen en Kunsten. Haar belangstelling gaat vooral uit naar het ontwerpen van veilige embedded systemen en naar de hiervoor bruikbare onwerpmethodes. Zij publiceerde ongeveer 70 papers in internationale tijdschriften en presenteerde 260 papers op internationale conferenties. Zij is als uitvinder betrokken bij 12 gepubliceerde patenten.

 

Gerelateerd