GaN power electronics

10 min

Een oplossing voor het verpakken van GaN-op-200mm-Si vermogen-componenten

Imec en UTAC hebben een uniek proces ontwikkeld voor het verdunnen en metalliseren (langs de achterzijde) van GaN-op-200mm-Si wafers. Daarmee maakten ze een verpakte 650V GaN-component die kleiner is dan de bestaande oplossingen. 

Scroll

Intro

Gallium-nitride, een materiaal met een brede bandgap, biedt heel wat voordelen ten opzichte van silicium (Si) voor toepassingen in vermogen-elektronica. Door hun hogere doorslagspanning en kleinere ‘on-resistance’ kunnen GaN-vermogen-chips het vermogen veel efficiënter omzetten dan de meest geavanceerde chips uit Si. Daarnaast hebben GaN-vermogen-chips ook nog eens een 10 tot 100 keer hogere schakelsnelheid dan Si-chips, waardoor ze het ook op systeemniveau veel beter doen. Dankzij deze eigenschappen hebben de eerste generatie GaN-vermogen-chips hun toepassing gevonden in bijvoorbeeld batterijladers voor gsm’s en elektrische wagens, point-of-load vermogen-systemen, industriële stroomvoorzieningen, DC/DC-convertoren voor servers, invertoren om zonnepanelen met het grid te verbinden, enz...

GaN wordt vandaag gegroeid op verschillende substraten, zoals saffier, silicium-carbide (SiC) en Si. Si-substraten zijn vooral interessant omwille van hun lager kostenperspectief en omwille van de mogelijkheid om standaard fabricageprocessen uit de halfgeleiderindustrie te gebruiken. Terwijl de industrie vooral werkt met wafers van 150mm diameter, heeft imec een voortrekkersrol gespeeld bij de ontwikkeling van de technologie op 200mm Si wafers.

Maar de fabricage van GaN-op-Si-componenten op 200mm wafers is niet eenvoudig: door de grotere diameter en het alsmaar hogere spanningsbereik zal de wafer ook meer en meer ‘buigen’. De fundamentele moeilijkheid wordt veroorzaakt door de mismatch in roosterparameter, en vooral in thermische expansie-coëfficiënt tussen de GaN/AlGaN-lagen en het Si-substraat. De AlGaN-buffer, nodig om het verschil tussen de Si- en GaN-roosters te overbruggen, wordt gegroeid bij hoge temperaturen. Tijdens het afkoelen treedt een buiging op van de wafers, en kunnen de erg ‘gestresste’ wafers gemakkelijk breken of micro-fracturen vertonen. Door het zorgvuldig ‘engineering’ van deze stress, heeft imec een platform kunnen ontwikkelen voor 200mm CMOS-compatibele GaN-vermogen-componenten. Hiermee kunnen vermogen-schakelaars (enhancement mode) en Schottky-diodes ontwikkeld worden voor spanningen tot 100, 200 en 650V.
GaN wafer

Typische 200mm Si wafer met GaN-transistoren

Maar de aanwezigheid van stress in de wafers vormt, behalve voor de fabricatie, ook een uitdaging voor het verpakken van de vermogen-componenten. 

Kleinere GaN-op-Si-wafers kunnen inmiddels verpakt worden, maar er bestaat nog geen betrouwbaar proces voor het verpakken van de fragiele GaN-op-200mm-Si componenten. Maar zonder verpakkingstechnologie heeft de ontwikkeling en migratie van een GaN-op-200mm-Si technologie weinig zin. Om deze uitdaging aan te gaan, heeft imec een samenwerking opgezet met OSAT-partner UTAC voor de assemblage van GaN-op-200mm-Si technologie. Hieronder lijsten Stefaan Decoutere, Programmadirecteur GaN Power Electronics bij imec, en Nicolo Ronchi, onderzoeker bij imec, samen met UTAC’s R&D-team de uitdagingen op, en stellen ze een proces voor om de eerste, ultrakleine, functionele verpakte GaN-op-200mm-Si component te maken.

Het verpakken van GaN-op-200mm-Si componenten: wat zijn de uitdagingen?

Vermogen-componenten werken typisch bij erg hoge spanningen en frequenties, waardoor warmte gegenereerd wordt als bijproduct. De verpakking moet dan ook een efficiënt pad voorzien langs waar de warmte kan worden afgegeven. Voor GaN-op-200mm-Si vermogen-componenten kan dit opgelost worden door de Si-drager te verdunnen en een metallisatie aan te brengen langs de achterzijde. Op die manier kan een goed thermisch en elektrisch contact tussen de chip en de verpakking worden bekomen, en kan een uniforme warmte-dissipatie worden gegarandeerd. Maar de stress die door de GaN-laag bovenop de Si wafer veroorzaakt wordt, is sterk genoeg om de wafer te doen buigen. Daardoor kan de wafer breken tijdens het verdunnen en metalliseren. 

Eens de GaN-op-200mm Si wafer met succes verdund en gemetalliseerd is, moet hij ook verzaagd worden, en dat stelt de onderzoekers opnieuw voor een uitdaging. Omdat de wafers zo broos zijn, kunnen ze niet op een traditionele manier verzaagd worden. Dat kan immers leiden tot afbrokkeling van het GaN-materiaal en zelfs tot micro-cracks. Daarom moet een geoptimaliseerd proces worden ontwikkeld vooraleer met het verpakken kan worden begonnen. 

Na het verzagen moeten de componenten gemonteerd worden in de verpakkingen. Deze verpakkingen moeten zo klein mogelijk zijn, met een geoptimaliseerde korte-pin configuratie. Kleine verpakkingen met korte pinnen bieden niet alleen heel wat voordelen voor toepassingen die kleine afmetingen vragen. Het zal ook leiden tot een verminderde parasitaire inductantie, die typisch veroorzaakt wordt door lange ‘bond wires’ en pinnen. Deze parasitaire inductantie kan een limiet opleggen aan de uiteindelijke snelheid waartegen de verpakte component zal werken. Ook is een materiaal met hoge thermische en elektrische geleidbaarheid nodig om een efficiënt pad te bekomen tussen de achterzijde van de component en de verpakking. Dat is essentieel voor dit type verpakkingen.

In een laatste stap moeten de verpakte componenten nog met een goede thermische geleidbaarheid gesoldeerd worden op een PCB.

Een aangepast verpakkings-proces

Met deze uitdagingen in gedachte hebben imec en UTAC een unieke oplossing ontwikkeld voor het verpakken van GaN-op-200mm-Si vermogen-componenten. 

Hiervoor werden p-GaN high-mobility-electron transistoren (HEMTs) gemaakt op een dikke (1.150µm) Si-drager van 200mm diameter. Op deze wafers werd een buiging (warpage) van 700 – 900µm gemeten na het verdunnen van de wafer (waarbij de warpage de afwijking is tussen het laagste punt en het hoogste punt op de wafer). Dit toont aan hoe moeilijk het is om een betrouwbaar proces te ontwikkelen. 

Hoewel er geen problemen waren met het verdunnen van de wafers, werd nadien een grote buiging vastgesteld. En dit bemoeilijkt het metalliseren van de achterzijde van de verdunde wafers. UTAC heeft samen met zijn leverancier een metallisatieproces ontwikkeld dat rekening houdt met deze buiging. Daarmee konden ze met succes een Ti-Ni-Ag-laag coaten op basis van een zogenaamde ‘mirror finish’. Om het afbrokkelen tijdens het verzagen te verminderen, heeft UTAC een proces ontwikkeld op basis van ‘laser grooving’ en mechanische verzaging. Hiermee worden groeven voorzien langsheen de zaag-banen vooraleer met de mechanische verzaging te beginnen. Hierdoor wordt de GaN-buffer aan de rand van iedere component verwijderd, waardoor de GaN-buffer minder zal afbrokkelen en breken. 

laser groove

Illustratie van de laser-groove procedure en mechanisch verzagen van de componentjes, wat leidt tot verminderde afbrokkeling

In een laatste stap wordt elke component gemonteerd in een dual flat no-lead (DFN) verpakking. Dit type verpakking wordt standaard gebruikt in de industrie. Om bruikbaar te zijn voor vermogen-toepassingen werd een materiaal met hoge geleidbaarheid gebruikt om de component te bevestigen, en werden korte pinnen voorzien.

packaged GaN device

Foto van de 5x5mm2 verpakte GaN-component

Een kleine 650V 16A verpakte GaN-component

Met een totale oppervlakte van 5x5mm2 en een dikte van 0,7mm zijn de verpakte componentjes kleiner dan state-of-the-art. 

Om hun werking na te gaan, voerde het team standaard elektrische karakteriseringen uit. Hieruit blijkt dat het verpakkingsproces de werking en de stabiliteit van de componentjes niet beïnvloedt. De verpakte componenten werken bij spanningen tot 650V (afvoer-naar-bron doorslagspanning), bij 16A bronspanning, en bij een lage inductantie. 

electrical characterization

Elektrische karakterisering van de verpakte GaN-op-Si-componenten

De GaN-roadmap: nieuwe uitdagingen voor het verpakken

Met deze proces-flow kan imec zijn GaN-op-200mm-Si technologie aanbieden, vanaf de groei van GaN, tot het maken en verpakken van de componentjes. De verpakte componenten zijn beschikbaar als ‘standalone’ componentjes en kunnen als discrete componenten op een gemeenschappelijk PCB worden geassembleerd.

Naar de toekomst toe kijken de imec onderzoekers ook naar andere substraten dan Si. Zo gaan ze op zoek naar substraten waarvan de thermische expansie-coëfficiënt beter aansluit bij die van GaN – zoals het recent voorgestelde QST®-substraat van Qromis. Met dit substraat zouden GaN-vermogencomponenten gemaakt kunnen worden die werken bij hogere spanningen dan 650V. Of ze kijken naar SOI (silicium-op-isolator) als substraat voor de groei van GaN. In combinatie met het toepassen van geul-isolatie laat dit materiaal toe om verschillende GaN-vermogen-transistoren monolithisch te integreren op een enkele chip, wat resulteert in kleinere en minder complexe systemen. Maar het gebruik van nieuwe substraten zal ook bijkomende uitdagingen met zich meebrengen voor het verpakken van de componenten, en dat zal in de toekomst verder worden onderzocht.

 

Dit onderzoek maakt deel uit van imecs Industrial Affiliation Program op GaN-vermogenchips. Met dit programma wil imec de huidige GaN-op-Si technologie meer matuur en betrouwbaar maken, en nieuwe concepten verkennen voor de volgende generatie GaN-technologie.

Het onderzoek kadert ook in het Europese ECSEL PowerBase project. PowerBase kreeg funding van de Electronic Component Systems for European Leadership Joint Undertaking onder grant agreement No 662133.
 

Meer weten?

Biografie Stefaan Decoutere

Stefaan Decoutere behaalde een M.Sc. en een Ph.D. in Electronic Engineering aan de KU Leuven, in respectievelijk 1986 en 1992. Sinds 1987 werkt hij bij imec, waar hij aanvankelijk werkte aan de ontwikkeling van een hoge-spannings BCD-technologie. Van 1992 tot 1997 leidde hij de ontwikkelingen van hoge-snelheids BiCMOS- en SiGe HBT-technologieën. In 1998 werd hij hoofd van de Mixed Signal/RF technologie-groep bij imec. Sinds 2010 leidt hij de ontwikkelingen van GaN-vermogen-technologie, en in 2015 werd hij Directeur van het GaN technologie-programma.

Biografie Nicolo Ronchi 

Nicolò Ronchi is geboren in Thiene, Italië. Hij behaalde de Laurea (master) degree en een Ph.D. in Electronics Engineering aan de Universiteit van Padova (Italië), in 2008 en 2012 respectievelijk. In 2007 begon hij in het kader van zijn master-thesis te werken op GaN-gebaseerde componenten. Zijn onderzoekswerk op deze technologie duurde verder tijdens zijn doctoraat, en, sinds 2012 in imec, als onderzoeker in de Power en Mixed Signal Technologies groep (PMST). Zij grootste interesse gaat uit naar de karakterisatie en betrouwbaarheids-analyse van GaN-gebaseerde componenten voor hoge-frequentie- en vermogen-schakelings-toepassingen.

Deze website maakt gebruik van cookies met als enige doel het analyseren van surfgedrag, zonder enige commerciële insteek. Lees er hier meer over. Lees ook ons privacy statement. Sommige inhoud (video's, iframes, formulieren,...) op deze website zal pas zichtbaar zijn na het accepteren van de cookies.

Accepteer cookies