GaN power electronics

5 min

GaN-vermogentransistoren met SOI-technologie

Imec demonstreert voor de eerste keer volledig geïsoleerde GaN-vermogentransistoren door gebruik te maken van SOI-technologie.

Scroll

De technologie van galliumnitride-op-silicium (GaN-op-Si) maakt een snelle evolutie door en zal weldra door verschillende markten worden opgepikt. Toepassingen vinden we vooral terug in hoogvermogen schakelaars en vermogenconversie, RF-vermogenversterkers en sensoren. Maar voor bepaalde toepassingen heeft de technologie een nadeel: het is moeilijk om verschillende GaN-componenten (zoals transistoren, bv. hoge-elektron-mobiliteits-transistoren of HEMTs) monolithisch op dezelfde GaN-op-Si-wafer te integreren. Onderzoekers bij imec slaan daarom een andere weg in en combineren voor de eerste keer GaN-op-SOI-technologie (silicium-op-insulator) met trench-isolatie om monolithische integratie te bereiken. Ze stelden hun resultaten voor tijdens de Workshop on Compound Semiconductor Devices and Integrated Circuits van 2017 (WOCSDICE). Hun werk werd ook gepubliceerd in IEEE Electron Device Letters.

Vermogenchips gebaseerd op GaN

Naar verwachting zal GaN de volgende generatie halfgeleider worden voor vermogentoepassingen. GaN heeft een grote bandgap, en vermogenchips gebaseerd op deze halfgeleider vertonen een hogere doorslagspanning, snellere schakelsnelheid, hogere thermische geleiding en lagere on-resistance dan de traditionele Si-gebaseerde vermogenchips. Aanvankelijk richtte de ontwikkeling van deze GaN-gebaseerde technologie zich vooral op vermogenschakelaars bij hoge spanningen (600V) en lagere-spannings DC-DC-convertoren. De eerste generatie GaN-gebaseerde vermogenchips vinden dan ook hun toepassing als vermogenconvertor in batterijladers, smartphones, computers, servers, automotive, verlichtingssystemen en zonnepanelen. Ondertussen duiken er ook nieuwe opportuniteiten op in andere toepassingsdomeinen, zoals RF vermogenversterkers voor 5G draadloze communicatie en GaN-gebaseerde gas- en biosensoren.

Aangezien er geen geschikte goedkope GaN bulk-substraten voorhanden zijn, wordt GaN gegroeid op andere substraten, meestal saffier, siliciumcarbide (SiC) en Si. Si-substraten zijn interessant omwille van hun grotere wafer-diameter (200mm en meer) en lager kostenperspectief. Bovendien kunnen standaard halfgeleider proces-lijnen gebruikt worden om GaN-op-Si-chips te maken.

Voordelen en uitdagingen van monolithische integratie

Vandaag is de fabricage van GaN-vermogensystemen hoofdzakelijk gebaseerd op een multi-chip-oplossing. Dat betekent dat verschillende GaN-gebaseerde componenten (of transistoren, zoals transistoren met een hoge electronmobiliteit of HEMTs) als discrete componenten op een gemeenschappelijke PCB worden geassembleerd. Deze oplossing is echter complex en vrij duur. Een interessant alternatief is het monolithisch integreren van GaN-vermogencomponenten op eenzelfde chip. Dat leidt tot kleinere en minder complexe systemen. Door monolithische integratie zouden ook de parasitaire capaciteiten en inductanties beter gecontroleerd kunnen worden, en zou ook de efficiëntie waarmee het vermogen geconverteerd wordt, beter zijn.

Een ‘half bridge’, één van de meest gebruikte schakelcircuits die vandaag in vermogenelektronica gebruikt worden, is een typisch voorbeeld van een convertor-topologie die baat heeft bij een monolithische integratie. Het circuit bestaat uit een low-side schakelaar (met de bron op een lage potentiaal) en een high-side schakelaar (met de bron op een hoge potentiaal), verbonden in een elektrisch circuit. Tijdens de werking van het circuit worden beide schakelaars complementair aan elkaar aan- en uitgezet. De schakelaars hebben daarom een verschillende bias nodig, en daarom moeten de substraten van de high-side en low-side componenten van elkaar geïsoleerd worden.

Maar het monolithisch integreren van verschillende componenten op GaN-op-Si is niet vanzelfsprekend. In GaN-op-Si chips gebeurt de laterale isolatie van de verschillende componenten door middel van een isolatie-implant of een mesa-ets-proces. De verticale isolatie wordt echter maar gedeeltelijk gerealiseerd door een hoogvermogen buffer. In deze topologie delen de componenten nog steeds een gezamenlijk geleidend Si-substraat dat per keer maar op één enkele potentiaal kan gebracht worden.

Onderzoek naar GaN-op-SOI voor monolithische integratie

Om GaN-gebaseerde componenten monolithisch te integreren, doet imec onderzoek naar alternatieve integratie- en isolatie-mogelijkheden. Eén van de mogelijkheden bestaat erin om GaN te groeien op SOI (silicium-op-insulator) en trench-isolatie (letterlijk geul-isolatie) te voorzien om de componenten van elkaar te isoleren.

In een SOI-wafer wordt een laagje siliciumdioxide (SiO2) aangebracht tussen twee Si-lagen. Algemeen wordt deze technologie gebruikt om de isolerende karakteristieken van de wafer te verbeteren. SOI-technologie wordt ook ingezet als substraat voor GaN, voornamelijk om te onderzoeken of de kristalkwaliteit van GaN zo kan verbeterd worden. De groei van GaN op SOI is anders dan de groei op Si. Zo moeten er meer lagen geoptimaliseerd worden. En een aangepaste strain-engineering is nodig om de spanning te controleren tijdens de epitaxiale groei.

Onderzoekers bij imec hebben voor het eerst GaN-op-SOI-technologie gecombineerd met trench-isolatie voor de monolithische integratie van GaN-gebaseerde componenten. De bedoeling is om de componenten van elkaar te isoleren door een geul te etsen doorheen GaN en Si tot in de SiO2 begraven (buried) laag. Op die manier wil het team de mogelijkheden van GaN-op-SOI-technologie voor monolithische integratie aantonen voor bv. half-bridge-toepassingen. De componenten die in deze studie gebruikt werden, zijn zogenaamde enhancement-mode (of e-mode) p-GaN HEMTs. Deze transistoren gebruiken een p-type poort en opereren in de ‘normally off’-mode (of e-mode), een operatiemode die verkozen wordt boven de ‘normally on’ mode omwille van vermogenefficiëntie en veiligheid bij falen.

Fabricage en trench-ets

Imec onderzoekers groeiden een GaN-epi-stapel epitaxiaal op een 200mm SOI-wafer (Si(100)/SiO2/Si(111)) door middel van metal-organic chemical vapor deposition (MOCVD). De stapel bestaat uit een AlN-nucleatielaag, een (Al)GaN-bufferlaag, een GaN-kanaallaag, een AlGaN-barrièrelaag en een Mg-gedopeerde p-GaN-laag. Door middel van strain-engineering werd de spanning gecontroleerd die tijdens de groei in de wafer wordt opgebouwd. De resulterende GaN-op-SOI-wafer vertoont een gecontroleerde kromming en heeft een goede mechanische sterkte. In een volgende stap werden de e-mode p-GaN HEMTs geprocessed en werd een TiN/p-GaN-stapel gebruikt als poort.

Vervolgens werden de HEMTs horizontaal en verticaal geïsoleerd door een combinatie van een stikstofimplantatie en een trench-ets doorheen het (Al)GaN/Si(111) tot in de SiO2 begraven laag. Op deze manier wordt een doos-achtige isolatiestructuur gecreëerd, waardoor elke HEMT omgeven is door een isolerend diëlektricum.

 

Schematische doorsnede van de e-mode p-GaN HEMTs

Schematische doorsnede van de e-mode p-GaN HEMTs.

 

 

Bovenaanzicht van de HEMT-structuur. Elke HEMT transistor wordt als het ware omgeven door een isolerend doosje

Bovenaanzicht van de HEMT-structuur. Elke HEMT transistor wordt als het ware omgeven door een isolerend doosje.

Hoe effectief is GaN-op-SOI-isolatie?

De p-GaN HEMTs op GaN-op-SOI zijn volledig gekwalificeerd voor schakeltoepassingen bij 200V. Zowel de doorslagspanning van de trench-isolatie als de verticale doorslagspanning van de SiO2 begraven laag bereiken ~500V bij 150°C.

 

(a) Horizontale doorslag van de trench-isolatie en (b) verticale doorslag van de SiO2 begraven laag op de 200mm GaN-op-SOI bij 25°C en bij 150°C

(a) Horizontale doorslag van de trench-isolatie en (b) verticale doorslag van de SiO2 begraven laag op de 200mm GaN-op-SOI bij 25°C en bij 150°C.

De doeltreffendheid van de isolatietechniek wordt duidelijk uit de transfer-karakteristieken van de HEMT transistor op GaN-op-SOI. Deze karakteristieken tonen het ID vs. VGS-gedrag van 1 transistor terwijl de naburige HEMT-transistor op een verschillende bias wordt gebracht. De HEMT-transistoren blijken zeer robuust te zijn wanneer het substraat van de naburige transistor gebiased wordt tussen -200V en 200V. Daarmee presteren ze beter dan GaN-op-Si-transistoren in gelijkaardige experimenten, waarbij een duidelijke verslechtering van de performantie wordt waargenomen.

 

Transfer-karakteristieken van een HEMT bij 150°C (a) met een gemeenschappelijk Si-substraat gebiased op -200 tot 200V (GaN-op-Si) en (b) terwijl de naburige Si(111) HEMT gelijktijdig gebiased wordt bij verschillende spanningen (GaN-op-SOI)

Transfer-karakteristieken van een HEMT bij 150°C (a) met een gemeenschappelijk Si-substraat gebiased op -200 tot 200V (GaN-op-Si) en (b) terwijl de naburige Si(111) HEMT gelijktijdig gebiased wordt bij verschillende spanningen (GaN-op-SOI).

Met deze resultaten heeft imec voor de eerste keer aangetoond dat GaN-op-SOI in combinatie met trench-isolatie een beloftevolle manier is om GaN-vermogencomponenten monolitisch op eenzelfde wafer te integreren.

Het onderzoek naar GaN-op-SOI maakt deel uit van imecs Industrial Affiliation Program op GaN-vermogenchips. Binnen dit programma tracht imec de huidige GaN-op-Si-technologie meer matuur en betrouwbaar te maken, en worden nieuwe concepten verkend voor de volgende generatie GaN-technologie. Binnen dit exploratief traject bekijkt imec nieuwe integratie- en transistortechnologieën, waaronder ook nieuwe substraten (zoals GaN-op-SOI) en alternatieve isolatietechnieken (zoals junctie-isolatie en trench-isolatie).

Het onderzoek wordt ook gevoerd in het kader van het Europese ECSEL PowerBase project. Binnen dit project worden de volgende generatie energiesparende chips ontwikkeld gebaseerd op materialen zoals GaN. Infineon coördineert het project, en 39 projectpartners bereiden deze halfgeleiders voor op een industrieel gebruik in smartphones, laptops, servers en vele andere toepassingen. Binnen PowerBase kijkt imec verder dan de traditionele substraat-technologieën voor GaN-gebaseerde chips en worden nieuwe isolatie-technologieën verkend. Het PowerBase-project kreeg funding van de Electronic Component Systems for European Leadership Joint Undertaking onder grant agreement No 662133.

 

Meer weten?

Deze website maakt gebruik van cookies met als enige doel het analyseren van surfgedrag, zonder enige commerciële insteek. Lees er hier meer over.

Accepteer cookies