Semiconductor technology & processing

5 min

Nieuwe oplossing test chips vóór 3D-stapeling

Samen met FormFactor (voorheen Cascade Microtech) heeft imec nu een uniek volautomatisch systeem ontwikkeld om microbump-arrays van 3D-chips te proben.

Scroll

Het stapelen van chips (3D stacking) is ondertussen een veelgebruikte manier om compacte en krachtige systemen te bouwen. Het zorgt er bv. voor dat consumenten kunnen genieten van grotere geheugens in hun smartphone of een krachtigere grafische processor voor hun laptop. Echter: één enkele defecte chip maakt de hele 3D-stapel onbruikbaar en heeft derhalve een negatief effect op het productierendement en dus de kosten. Tot voor kort was het onmogelijk om geavanceerde chips met grote arrays van dicht bij elkaar staande microbumps te proben (= met behulp van naalden elektrisch contact maken) en testen op fabricagedefecten vóór ze worden gestapeld. Samen met FormFactor (voorheen Cascade Microtech) heeft imec nu een uniek volautomatisch systeem ontwikkeld om microbump-arrays te proben.

Het wordt steeds lastiger om transistoren kleiner te maken en de wetten van de fysica dreigen in conflict te komen met de Wet van Moore. Toch is er nog hoop voor de chipfabrikanten: krachtigere systemen bouwen kan ook door chips op elkaar te stapelen. Het is bijvoorbeeld mogelijk om geheugenchips op elkaar te stapelen in compacte geheugenstapels met een grote capaciteit. Ook chips van diverse types zijn te combineren: een logica-chip met een geheugenchip of een FinFET-gebaseerde logic-chip met een planar CMOS logic-chip. 3D brengt al die technologieën samen en legt zo de basis voor het Internet der Dingen. In de toekomst is er immers een mooie rol weggelegd voor ultracompacte systemen die gebaseerd zijn op verschillende technologieën.

 

Voorbeelden van 3D-gestapelde testchips bij imec

Voorbeelden van 3D-gestapelde testchips bij imec.

3D-stapelen is een opkomende technologie die gepaard gaat met veel mogelijkheden én technische uitdagingen. Eén ervan is het testen van de chips voor fabricagedefecten vóór ze in de stapel terechtkomen. Deze tests zijn nodig om een goed productierendement van de 3D-chipstacks te garanderen. Voor de verbindingen tussen de chips zorgen grote arrays van microbumps met een fijne pitch (of onderlinge afstand). Deze bumps zouden ‘onmogelijk’ te proben zijn, door hun grote aantal (≥ 1000) en kleine onderlinge afstand (≤ 40 micrometer). Om de chips toch te kunnen proben worden er momenteel specifieke teststroken toegevoegd, maar die vergen extra ruimte en ontwerptijd en de microbumps zelf zijn dan nog steeds niet getest.

In 2010 besloten Cascade Microtech (het huidige FormFactor) en imec om samen een oplossing uit te werken voor het proben van microbumps met een fijne pitch. Zij ontwikkelden een volautomatisch testsysteem voor het karakteriseren van geavanceerde microbump-probekaarten. Het systeem is gebaseerd op het Cascade CM300-probestation van FormFactor en PXI-testinstrumenten van National Instruments. Er werd ook software ontwikkeld voor automatische testprocedures, data-analyse en visualisatie. Het testsysteem werd in imecs cleanroom geïnstalleerd.

 

Volautomatisch testsysteem om 3D chips te proben en testen, zoals geïnstalleerd in imecs cleanroom

Volautomatisch testsysteem om 3D chips te proben en testen, zoals geïnstalleerd in imecs cleanroom.

 

(a) Probe card - (b) Probe core - (c) Probe tips

 

Probekaart en -kern die worden gebruikt in het nieuwe testsysteem. Ze zijn afkomstig van FormFactor, een toonaangevende leverancier van probekaarten. De probekern bevat dunnefilm-technologie met MEMS-gebaseerde naalden.

Het systeem werd succesvol toegepast voor microbump-arrays, in overeenstemming met de eisen van de JEDEC-standaardisatieorganisatie voor Wide-I/O single data rate DRAM-geheugens. Zowel JEDEC WIO1- als WIO2-microbump-arrays met een minimumpitch van 40 micrometer en een maximale arraygrootte van 1200 (= WIO1) en 1752 (= WIO2) werden succesvol getest. ‘Succesvol’ betekent in deze context drie dingen: het testsysteem beschikt over voldoende kanalen in verhouding tot het aantal microbumps, alle probenaalden maken een goed elektrisch contact met de microbumps, zonder ze te beschadigen en - minstens even belangrijk - de aanpak is economisch haalbaar.

Alle tests werden uitgevoerd met 300mm testwafers die bij imec werden ontworpen en geproduceerd en die microbumps bevatten met diverse metaallegeringen, pitches, diameters en arraygroottes. Het systeem wordt nu stelselmatig ingezet om microbump-wafers van imec te testen. De pitch van de geavanceerde microbumps van vandaag bedraagt 40 micrometer, maar zoals altijd in de halfgeleidersector wordt er al volop gewerkt aan miniaturisatie. Imec en FormFactor zijn bijvoorbeeld al gestart met het testen van microbump-arrays met een pitch van 20 micrometer.

Meer weten?

Lees hierover een uitvoerig artikel op de website van National Instruments. Deze paper won de 2017 NI Engineering Impact Award in de categorie ‘Electronics and Semiconductors’.

Deze website maakt gebruik van cookies met als enige doel het analyseren van surfgedrag, zonder enige commerciële insteek. Lees er hier meer over.

Accepteer cookies