Semiconductor technology & processing

15 min

EUV-lithografie met enkelvoudige belichting: een stap dichterbij

Imec heeft heel wat vooruitgang geboekt bij het realiseren van extreem ultraviolet (EUV)-lithografie met enkelvoudige belichtingsstap, voor zowel logische toepassingen als geheugentoepassingen. Greg McIntyre, Peter De Bisschop, Danilo De Simone, Frederic Lazzarino en Victor Blanco van het imec patterning-team leggen uit hoe belangrijk dat is voor de halfgeleiderindustrie. De resultaten werden voorgesteld tijdens de 2018 SPIE Advanced Lithography Conference.

Scroll

Intro

De ontwikkeling van infrastructuur voor EUV-lithografie, waarvoor pionierswerken eind 1980 van start gingen, heeft heel wat uitdagingen gekend. EUV-lithografie mag dan wel sterk gelijken op, bijvoorbeeld, 193nm optische lithografie, toch heeft de techniek unieke karakteristieken. Bijvoorbeeld, door zijn korte golflengte van 13,5nm beweegt EUV-straling zich moeilijk voort in omgevingslucht en wordt het sterk geabsorbeerd door zowat alle materialen. Uitdagingen die de ontwikkeling van EUV hebben bemoeilijkt, zijn bijvoorbeeld de lichtbron (die genoeg vermogen moet hebben om een kostenefficiënte productie mogelijk te maken), inspectie van maskers en defectiviteit, en de fotoresists. 

De succesvolle integratie van EUV-lithografie in chipproductie zou echter heel wat voordelen met zich meebrengen. Zo zou de mogelijkheid om via EUV-lithografie structuren te printen met één enkele belichtingsstap in plaats van met multi-patterning 193nm lithografie het fabricageproces sterk vereenvoudigen en de kost per wafer naar beneden brengen. Dit heeft de halfgeleiderindustrie ertoe aangezet om te blijven inzetten op een betere infrastructuur voor scanner, bron en masker.

Recent is er dan ook heel wat vooruitgang geboekt. Zo kon een lichtbron met een vermogen van 250W worden aangetoond, waardoor het nu mogelijk moet worden om aan de eisen van de roadmap te voldoen en genoeg wafers per uur te belichten. Verwacht wordt dat EUV-lithografie voor het eerst in hoge-volume productie zal gebruikt worden om de meest kritische metaal- en via-lagen van de back-end-of-line (BEOL) van de foundry N7 logische technologiegeneratie te printen. Deze lagen hebben metaal-pitches in de orde van 36-40nm, waarbij pitch verwijst naar de onderlinge afstand tussen de patronen. Deze introductie van EUV-lithografie zal plaatsvinden in 2018-2019.

De opties voor N5 en kleinere technologiegeneraties

Ondertussen bekijken imec en zijn partners al de opties voor de volgende generaties chips (32nm pitch en kleiner). Bij deze kleine pitches worden verschillende benaderingen bekeken, die allemaal verschillen op het gebied van complexiteit, wafer-kost en time-to-yield. Onder deze benaderingen vallen variaties van EUV multi-patterning, hybride EUV en immersie multi-patterning, en EUV enkelvoudige belichting. Vorig jaar, tijdens de 2017 SPIE Advanced Lithography Conference heeft imec vooruitgang getoond in hybride multi-pattering (hybride 193i-EUV) door bijvoorbeeld 193nm immersie-gebaseerde self-aligned quadrupole patterning (SAQP) van 32nm-pitch metaallijnen te combineren met een directe EUV-print van de block-lagen.

Daarnaast heeft imec voortdurend de grenzen proberen verleggen van EUV enkelvoudige belichting voor logische en geheugentoepassingen. Een enkelvoudige belichtingsstap biedt immers heel wat voordelen op het gebied van proces-vereenvoudiging, wafer-kost en time-to-yield. Zo berekende imec 20% reductie in wafer-kost door over te stappen van een volledig 193nm immersie-gebaseerde oplossing naar een oplossing waar blocks en via’s gepatroneerd worden met EUV enkelvoudige belichting. Een verdere verlaging van 3,2% wordt verwacht wanneer ook de kritische metaallijnen en via’s met EUV ‘single patterning’ kunnen gecreëerd worden. Naast kostreductie is de time-to-yield heel belangrijk, en die hangt sterk af van de complexiteit van de fabricage. Het voorbeeld hieronder toont een afname van ongeveer 60% in het aantal stappen nodig voor hybride 193i-EUV, in vergelijking met een volledig immersie-gebaseerde oplossing, en een afname van ongeveer 80% wanneer EUV met enkelvoudige belichting kan worden uitgevoerd. Dat kan zich vertalen in een afname van dagen tot zelfs weken in ‘turn-around’ time voor een enkelvoudig wafer-lot. En aangezien een groot aantal lots nodig zijn om een technologie te ontwikkelen, is dat een heel groot voordeel. 

wafer cost and process simplicity

(Links) Voordelen van het gebruik van EUV-lithografie met enkelvoudige belichting op het gebied van wafer-kost en (rechts) proces-vereenvoudiging. 

Toch moeten nog heel wat uitdagingen aangepakt worden vooraleer we deze kleine en dicht-opeengepakte structuren kunnen patroneren met EUV enkelvoudige belichting. Ondanks de grote vooruitgang, zijn er nog heel wat uitdagingen op het gebied van de werking van de resist, stochastische defecten, het fotomasker, metrologie en inspectie, en transfer van de patronen. Ook is er meer fundamentele kennis nodig van enkele kritische EUV-processen, zoals de reactiemechanismen die zich in de resist afspelen. Tijdens de 2018 SPIE Advanced Lithography Conference heeft imec voor deze domeinen veelbelovende resultaten voorgesteld voor twee use cases: de logische N5 32nm-pitch metaal-2-laag, en 36nm-pitch contactgaten voor DRAM-toepassingen met hoge geheugendichtheid.

Stochastische defecten beperken de toepasbaarheid van EUV-lithografie

De term ‘stochastische effecten’ verwijst naar de random, lokale variabiliteit tussen structuren die in principe identiek geprint zouden moeten worden. Deze effecten hebben altijd al deel uitgemaakt van lithografie. Het best gekend is kritische dimensie (CD) variabiliteit, die gekwantificeerd wordt door metrieken als line-width roughness, line-edge roughness of lokale CD-uniformiteit. Deze metrieken zijn door de jaren heen intens bestudeerd. Maar naast CD-variabiliteit kunnen stochastische effecten ook leiden tot lokale, random defecten zoals ‘micro-bridges’ en ‘broken bridges’ (bij het printen van lijnen/spaties), of ‘bridging contacts’ en ‘missing contacts’ (bij het printen van contactgaten). Deze defecten zijn minder gekend. Ze worden typisch gegenereerd tijdens het complexe proces van resist-patroon-vorming. Nu de dimensies kleiner worden en minder fotonen beschikbaar zijn tijdens EUV-belichting in vergelijking met traditionele 193nm (immersie-) lithografie, verwachten we dat deze defecten een alsmaar grotere impact zullen hebben op de yield van toekomstige chips.

 

stochastic printing failures

Stochastische defecten waargenomen na het printen (boven) van lijnen/spaties, en (beneden) contactgaten.

Om hierin meer inzicht te krijgen, heeft imec zijn systematische studie over stochastische defecten verdergezet, voor zowel lijnen/spaties als contactgaten. Het team richtte zich op de kwantificatie van de stochastische defecten en ging na welke experimentele parameters (zoals dosis, resist, CD) een rol spelen. Op die manier wilden ze begrijpen hoe deze stochastische effecten de toepasbaarheid van EUV-lithografie beïnvloeden, en hoe ze het aantal defecten konden terugdringen.

De nieuwe methode voor het kwantificeren van de stochastische defecten bestaat uit het automatisch tellen van het relatieve aantal defecten (meer bepaald de missing en bridging contacts, en de line breaking en micro-bridges) die zichtbaar zijn in een reeks SEM-beelden. Hoewel deze SEM-gebaseerde techniek alleen maar op een klein inspectie-gebiedje kan worden toegepast, is deze methode ideaal geschikt om de procesparameters te bepalen die het aantal stochastische defecten beïnvloeden.

Dat aantal blijkt van verschillende experimentele parameters af te hangen, zodat de onderzoekers ook heel wat ‘knoppen’ voorhanden hebben voor optimalisatie. Zo hangt het aantal defecten sterk samen met de target CD (lijn of spatie), of met de target diameter van het contactgat. Bijvoorbeeld, micro-bridges en missing contacts komen veel meer voor wanneer de breedte van de spatie of de afmeting van het contactgat kleiner zijn. Dit gedrag hangt ook af van de pitch: voor kleine pitches neemt het aantal missing (/bridging) contacts snel toe wanneer de afmeting van het contact kleiner (/groter) wordt. Deze stochastische defecten beperken het beschikbaar CD-venster – het CD-bereik waarvoor geen enkel defect wordt waargenomen – en dus de toepasbaarheid van EUV-lithografie. 

 

CD window

Voorbeeld van de impact van falingsmechanismen op het beschikbare target-CD-bereik voor dichte lijnen/spaties (36nm pitch). De gebruikte belichtings-dosis was ongeveer 32mJ/cm2.

Een ander belangrijk besluit is de sterke dosis-afhankelijkheid van de stochastische defecten: met toenemende belichtingsdosis neemt het aantal defecten sterk af. Dat betekent dat de belichtingsdosis een erg belangrijke knop is om het aantal stochastische defecten te verlagen. De laatste jaren hebben resist-leveranciers hun resist-materialen sterk geoptimaliseerd om een betere resist-gevoeligheid te verkrijgen. Om die manier kon de dosis die voor de belichting gebruikt wordt, verlaagd worden tot het kostenefficiënte target van 20mJ/cm2, om zo een voldoende aantal wafers te kunnen belichten. Maar onze resultaten roepen op om terug een hogere belichtingsdosis te gebruiken, om zo de stochastische defecten terug te dringen. 

Karakterisatie van de resist-performantie: het introduceren van nieuwe metrieken

De afgelopen jaren heeft imec, in samenwerking met materiaal-partners, verschillende strategieën voor resist-materialen bekeken, waaronder chemically amplified resists (CAR’s, oorspronkelijk ontwikkeld voor optische lithografie), metaal-houdende resists en sensitizer-gebaseerde resist. Voor de meeste van deze materialen kon een vergelijkbare verbetering van de resist-resolutie behaald worden. Het team wist ook te achterhalen hoe de resist-gevoeligheid kon verbeterd worden, waardoor het EUV-licht meer efficiënt kon worden geabsorbeerd. 

Op de 2018 SPIE Advanced Lithography Conference stelde imec een innovatieve manier voor om EUV-resists uitgebreid te karakteriseren. Ter illustratie werd deze karakterisatie toegepast op patronen van 32nm lijnen/spaties, en van 36nm-pitch contactgaten, en dit voor chemically amplified resists. Nieuwe metrieken werden ingevoerd om de kwaliteit van het patroon te beoordelen. Om de resist roughness bij resist-lijnen te kwantificeren, gebruikte het imec-team ‘power density spectrum’ (PSD) als een nieuwe metriek om verschillende resist-processen te vergelijken. Deze metriek is complementair aan de traditionele metrieken die op scanning electron microscopy (SEM) gebaseerd zijn, maar heeft als voordeel dat de SEM-ruis (unbiased resist roughness) kan weggewerkt worden, en dat we kunnen kijken naar de afwijking op de variabele (lijnbreedte voor LWR, positie van de lijn-edge voor LER) per frequentie-eenheid. Frequentie is ‘één over de lengte’, zodat hoge frequenties staan voor een korte lijn-lengte schaal, en lage frequenties voor een lange lijn-lengte schaal. Het team maakte ook gebruik van de metriek voor het tellen van stochastische defecten, om al in een vroege fase te kunnen evalueren hoe goed patronen kunnen aangebracht worden met de bestudeerde resists, bij lage, gemiddelde en hoge belichtingsdosis. Door al deze metrieken te gebruiken, kon een vergelijking gemaakt worden tussen verschillende resists. Twee positieve-toon chemically amplified resists werden vooropgesteld, bij een belichtingsdosis van 45mJ/cm2 en 33mJ/cm2 voor de logische (pitch 32nm lijnen/spaties) en voor de geheugen (pitch 36nm contactgaten) use cases.

 

power spectrum

Pitch 32nm lijn-spatie: power spectrum density, unbiased LWR en defectanalyse voor EUV chemically amplified resists bij lage, gemiddelde en hoge belichtingsdosis.

line-space and contact hole patterning

Patronering van pitch 32 lijnen-spaties en van pitch 36 contact-gaten (bij 45mJ/cm2 en 33mJ/cm2 belichtingsdosis, respectievelijk, op ASML’s NX3300 EUV scanner).​​​​​​​

Resist ‘smoothening’ door post-processing

Vlak na de belichting en ontwikkeling van de resist worden post-processing technieken toegepast om de resistlijnen verder te verbeteren (‘smoothening’). In samenwerking met leveranciers van ets-apparaten en materialen heeft imec nieuwe benaderingen voor smoothening voorgesteld, waarmee veelbelovende eerste resultaten behaald werden voor dicht-opeengepakte structuren. In deze studie richtte het team zich op 32nm pitch lijnen/spaties (16nm half pitch (hp)), maar deze benadering kan ook worden uitgebreid naar dicht-opeengepakte gaten en pilaartjes. 

Naarmate de dimensies kleiner worden, wordt de kloof tussen de smoothening die kan behaald worden (uitgedrukt in termen van bijvoorbeeld line-edge roughness) en de gevraagde smoothening alsmaar groter. En dat maakt smoothening van 16nm hp resistlijnen alsmaar uitdagender. Bijvoorbeeld, bij deze kleine dimensies wordt de hoogte van de foto-resistlijnen na litho en ontwikkeling heel erg klein (typisch 25 – 27nm), waardoor maar heel weinig budget overblijft om patronen aan te brengen in de onderliggende lagen. Ook spelen de ruwheid van de bovenzijde en defecten zoals ‘footing’, ‘scumming’, lijnonderbreking en non-bridging een alsmaar grotere rol. Tijdens daaropvolgende processtappen worden deze ruwheid en defecten overgebracht naar onderliggende lagen, en dit heeft een impact op de werking van de transistor of chip.

Imec heeft eerst een basisproces opgezet voor chemically amplified en metaalhoudende resists, om op die manier de initiële procesparameters te bepalen in termen van line-edge roughness, line-width roughness en lijn-CD. Daarna heeft het team verschillende ets-benaderingen onderzocht (zoals bijvoorbeeld direct current super-position en quasi-atomair etsen van lagen), en de knoppen bepaald die leiden tot een betere smoothening van resists. Hoewel optimalisaties nog bezig zijn, hebben reducties in post-ets-ruwheid door middel van deze technieken al geleid tot een 20-30% verbetering in vergelijking met een conventionele ets-techniek. 

Het team heeft ook alternatieve manieren voor smoothening onder de loep genomen, zoals het optimaliseren van de stack. Hierbij wordt nagegaan hoe een verandering van de lagen onder de resist het ets-proces kan beïnvloeden en de ruwheid kan verminderen. Naast stack-optimalisatie werden ook nieuwe technieken onderzocht, zoals smoothening onder invloed van plasma, en het inkapselen van fotoresists. Ook belangrijk was het invoeren en verder ontwikkelen van nieuwe metrologie, zoals power density spectrum en 3D-AFM, om zo de resists voor en na smoothening beter te kunnen beoordelen.

Computationele litho-technieken: de voordelen van SRAF’s en ‘retargeting’

De vooruitgang op het gebied van resistmaterialen alleen is niet voldoende om aan de eisen van EUV-lithografie ‘single patterning’ te voldoen. Imecs focus lag daarom ook op het co-optimaliseren van het fotomasker, de film-stack, de EUV-belichting en ets om uiteindelijk een geïntegreerde flow te bekomen voor het patroneren van de structuren. Het team heeft ook onderzoek verricht naar het gebruik van geavanceerde computationele lithografie-technieken om het patroneren van de metaal-2 logische laag te verbeteren. 
Voor deze metaal-2 laag werden bron-optimalisaties (meer bepaald de optimale belichtingssetting van de scanner om deze ‘clip’ te printen), optical proximity correction (OPC) model-kalibratie en OPC uitgevoerd, door gebruik te maken van Tachyon’s software. 

Om het printen van 32nm pitch lijnen/spaties te optimaliseren, heeft imec het gebruik van design-for-manufacturing (DfM) technieken onderzocht, meer bepaald sub-resolutie assist features (SRAF’s) en retargeting. Met SRAF’s worden op het niveau van het masker bepaalde structuren (zoals scattering bars) toegevoegd, die uiteindelijk niet op de wafer geprint worden, maar die helpen om het proces-venster voor het printen van de gewenste structuren te vergroten. Met retargeting wordt de oorspronkelijke breedte of spatie van de lijn veranderd om het proces-venster te vergroten. Bijvoorbeeld, geïsoleerde lijntjes worden breder geprint om zo het aantal defecten te verlagen. Het team paste de technieken toe op een traditioneel ‘dark field’ masker met positieve-toon fotoresist.

Het gebruik van zowel SRAF’s als retargeting bleek heel wat voordelen te hebben. Ten eerste, bij het gebruik van SRAF’s toonden experimentele data een grotere ‘exposure latitude’ (EL) en ‘depth-of-focus’ (DoF, het focusbereik waarmee het resistprofiel van een bepaalde structuur binnen alle specificaties blijft voor een bepaald belichtings-bereik). Door het toepassen van retargeting kon dan weer het defect-vrije CD-proces-venster vergroot worden voor het printen van logische structuren, zoals in de figuur hieronder. Tenslotte laten de technieken toe om de tip-tegen-tips van de metaallijnen meer uniform te printen voor verschillende soorten structuren.

metal after retargeting

SEM-beeld van een metaal-2 logisch patroon na litho, waarbij gebruik gemaakt werd van retargeting. Merk hierbij de verschillende CD’s op voor geïsoleerde en dicht-opeengepakte structuren.​​​​​​​

SRAF

Wafer-data tonen een grotere EL en DoF wanneer SRAF’s toegepast worden op ‘logische’ structuren.​​​​​​​

Besluit

Samen met zijn partners onderzoekt imec verschillende opties om EUV-lithografie zo optimaal mogelijk te implementeren. Met dit werk heeft imec de grenzen verlegd voor EUV in één enkele belichtingsstap, en dit voor het printen van de kritische 32nm pitch metaal-lagen en 36nm-pitch contactgaten. Dit kon worden bereikt door verschillende aspecten uit EUV-lithografie beter te begrijpen en te optimaliseren – waaronder de werking van de resist, stochastische defecten, fotomasker, metrologie en inspectie, en het overbrengen van patronen. Verwacht wordt dat de mogelijkheid om met EUV enkelvoudige patronering te doen een grote impact zal hebben op de technologie-roadmap en op het kostenplaatje van toekomstige chips.

 

Meer weten?

Biografie Greg McIntyre

Greg McIntyre is Director of Advanced Patterning bij imec, verantwoordelijk voor de ontwikkeling van geavanceerde litho-apparatuur en processen, metrologie en controle van patterning-processen, computationele lithografie, en nieuwe materialen voor patterning. Voor hij bij imec begon te werken, werkte hij als technical lead voor de IBM research alliance in Albany, New York. Daar werkte hij op verschillende domeinen binnen geavanceerde lithografie, imaging en modellering. Hij publiceerde meer dan 80 papers, won 7 best paper awards, en lanceerde een succesrijke start-up in het domein. Vooraleer hij zich toelegde op lithografie, was Greg Captain in de US Army. Hij behaalde een doctoraat en een MS in Electrical Engineering aan de University of California, Berkely, en een BS aan de United States Military Academy te West Point.

Biografie Peter De Bisschop

Peter De Bisschop behaalde een doctoraat in de Fysica aan de KU Leuven. In 1986 begon hij bij imec te werken, waar hij in 1995 de lithografie-groep vervoegde. Hij werkte op verschillende onderwerpen die te maken hebben met controle en kwalificatie van belichtingsapparatuur, imaging, maskers, simulaties, OPC en DTCO. De laatste jaren ging zijn aandacht vooral uit naar stochastische effecten in EUV-lithografie.

Biografie Danilo De Simone

Danilo De Simone behaalde een MS in Scheikunde aan de University of Palermo (Italië), en heeft 18 jaar ervaring in halfgeleider R&D, in het domein van nano-lithografie. Hij leidde de ontwikkeling van lithografische materialen voor 90nm en 65nm NOR Flash geheugens voor STMicroelectronics (STM) in Italië, en bekleedde de rol van assignee bij STM Alliance in Frankrijk en STM in Singapore. In 2008 vervoegde hij Numonyx waar hij de R&D ontwikkeling leidde voor lithografische materialen en eerste 32nm double patterning voor PCM-geheugens. In 2011 begon hij te werken voor Micron Technology, om er 45nm PCM-geheugens in hoge-volume productie te brengen, en om er litho-oplossingen voor nieuwe devices te ontwikkelen. In 2013 vervoegde hij imec, waar hij het onderzoek leidt naar foto-materialen voor EUV-lithografie.

Biografie Frederic Lazzarino

Frederic Lazzarino behaalde in 2000 zijn MSc in Material Science aan de Joseph Fourier University (Grenoble, Frankrijk). In 2005 behaalde hij zijn doctoraat in de Fysica (LTM-CNRS, Grenoble, Frankrijk) en in 2006 vervoegde hij Crocus technology, een MRAM-bedrijf, na 1 jaar gewerkt te hebben bij ST Microelectronics (Crolles, Frankrijk). Na 2 jaar als MRAM ets-ingenieur, werd hij onderzoeker bij imec, gespecialiseerd in back-end-of-line (BEOL) droog-ets-processing. Op dit moment is hij er principal member of technical staff, en leidt hij het BEOL ets-team. 

Biografie Victor M. Blanco Carballo

Victor M. Blanco Carballo behaalde een MSc in Fysica en een MSc in Electrical Engineering aan de University of Zaragoza en de University of Valladolid. Hij behaalde ook een doctoraat in Microelektronica aan de Universiteit van Twente. Hij werkte bij Nikhef, waar hij stralingssensoren ontwikkelde voor hoge-energie fysica. Later vervoegde hij ASML, waar hij op verschillende onderwerpen werkte, zoals immersie-defectiviteit, throughput, customer yield improvement, en EUV-defectiviteit. In 2015 kwam hij naar het Advanced Patterning Center bij imec om er te werken als onderzoeksingenieur op EUV-patterning van BEOL-lagen. 

Deze website maakt gebruik van cookies met als enige doel het analyseren van surfgedrag, zonder enige commerciële insteek. Lees er hier meer over.

Accepteer cookies